

CATEDRA DE ARQUITECTURA DE COMPUTADORAS

ARQUITECTURA CISC vs RISC

ARQUITECTURA CISC

Complex Instruction Set Computer (Computadora con un Conjunto de Instrucciones Complejo)

Los microprocesadores **CISC** poseen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos.

“**Los pasos**” de una ejecución están representados por una línea de código binario, que se presenta como salida de la unidad de control por cada pulso de reloj.

ARQUITECTURA CISC

Una instrucción compleja utiliza varias microinstrucciones y, por lo tanto, una Unidad de Control para un set de instrucciones **CISC utiliza una ROM de microcódigo.**

Un set de instrucciones **CISC admite múltiples modos de obtención del dato y, por lo tanto, un mismo verbo tendrá en el set tantas instrucciones distintas como modos de direccionamiento acepte el verbo.**

A continuación, se muestran varias “versiones” de la instrucción “**ADD**”:

Dirección	Código de instrucción		Mnemónico
<i>1531:0103</i>	<i>03060300</i>		ADD AX,[0003]
<i>1531:0107</i>	<i>01C0</i>		ADD AX,AX
<i>1531:0109</i>	<i>0304</i>		ADD AX,[SI]
<i>1531:010B</i>	<i>0302</i>		ADD AX,[BP+SI]
<i>1531:010D</i>	<i>034203</i>		ADD AX,[BP+SI+03]

Cuando un set de instrucciones admite tanta variedad de modos de direccionamiento, aumenta el número de instrucciones del set, además de incrementarse su complejidad en la medida en que aumenta la del procedimiento para acceder al dato.

La instrucción no se obtendrá de la memoria en la fase **FETCH en el mismo número de Ciclos para cada una de las variantes.**

Esto agregado a los diversos tiempos en el acceso al dato, debido a los distintos modos de direccionamiento mencionados, atenta contra el rendimiento "ideal" del procesamiento.

“Todas las instrucciones deberían ocupar prácticamente la misma cantidad de ciclos de reloj para lograr mayor eficiencia.”

Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas **CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo **RISC**.**

La microprogramación es una característica importante y esencial de casi todas las arquitecturas **CISC. Como por ejemplo:**

Intel 8086, 8088, 80286, 80386, 80486.

La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador.

En la década del '60 la microprogramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente.

En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.

Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna.

Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).

CARACTERISTICAS DE LA ARQUITECTURA CISC

- Propósito de la Arquitectura CISC:

Proporcionar una única instrucción de máquina para cada instrucción que esté escrita en un lenguaje de alto nivel.

- Posee formatos de instrucciones de tamaño variable.
- Las instrucciones que necesitan operandos de registros pueden tener sólo dos bytes de longitud, pero las instrucciones que necesitan direcciones de memoria pueden necesitar cinco bytes para incluir todo el código de la instrucción.
- Las instrucciones **CISC** proporcionan manipulación directa de los operandos que residen en la memoria.

Por ejemplo, una instrucción **ADD** puede especificar un operando en la memoria mediante un direccionamiento de índice o por medio de un direccionamiento directo.

ARQUITECTURA RISC

Reduced Instruction Set Computer (Computadora con Conjunto de Instrucciones Reducido)

En la arquitectura **RISC**, las instrucciones de transferencia de datos están limitadas a las instrucciones cargar y almacenar.

Estas instrucciones utilizan un [direccionamiento directo por registro](#).

Para evitar conflictos entre un acceso a memoria con el fin de recuperar una instrucción y cargar y almacenar un operando, utilizan dos canales separados con dos memorias: [Una para almacenar las instrucciones y otra para almacenar los datos](#).

En algún momento, las dos memorias pueden operar a la misma velocidad que el reloj del CPU y se denomina memoria cache.

ARQUITECTURA RISC

Una de las de las principales ventajas es su capacidad para ejecutar instrucciones a una velocidad de una por ciclo de reloj.

En realidad, lo que se hace es empezar cada instrucción con cada ciclo de reloj y mediante su arquitectura paralela el procesador logra el propósito de una ejecución de instrucción en un solo ciclo.

La ventaja de la RISC sobre la CISC es que la RISC puede tener segmentos paralelos, al requerir un solo ciclo de reloj , en tanto la CISC utiliza muchos segmentos en su arquitectura paralela y el segmento mas grande requiere dos o mas ciclo de reloj).

ARQUITECTURA RISC

En la arquitectura **RISC** existen solo dos instrucciones para acceder a memoria, **Load** y **Store**.

Se utilizan para cargar la gran cantidad de registros disponibles en esta arquitectura para almacenar operandos.

Las instrucciones que realizan operaciones aritméticas son de referencia a registro y, en general, tienen especificados dos para los operandos y uno para el resultado.

Esta característica permite una independencia entre las instrucciones de acceso a memoria y las de cálculo, (facilita la concurrencia de ambas actividades y favorece el procesamiento segmentado).

Al tener instrucciones de tres operandos, el resultado no afecta a ninguno de éstos; en consecuencia, de ser necesaria la reutilización del operando en la ejecución de próximas instrucciones (y si el registro no fue actualizado) ya está disponible en el registro sin necesidad de acceder a memoria de nuevo.

Formato típico de una instrucción aritmética RISC:



Las instrucciones con formatos fijos permiten que los campos de códigos de operación y de los registros que contienen los operandos estén siempre codificados en las mismas posiciones, permitiendo el acceso a los registros de instrucciones en etapa de ejecución, al mismo tiempo que se decodifica el código de operación actual.

CARACTERÍSTICAS DE LA ARQUITECTURA RISC

- Una instrucción de máquina por cada ciclo de máquina.
- Operaciones registro a registro.
- Codificación uniforme de instrucciones (ejemplo: el código de operación se encuentra siempre en la misma posición de bit en cada instrucción, la cual es siempre una palabra), lo que permite una decodificación más rápida.
- Un conjunto de registros homogéneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y así simplificar el diseño del compilador (aunque existen muchas formas de separar los ficheros de registro de entero y coma flotante).


CARACTERÍSTICAS DE LA ARQUITECTURA RISC

- **Modos de direccionamiento simples con modos más complejos reemplazados por secuencias de instrucciones aritméticas simples.**
- **Algunos tipos de datos soportados en el hardware (por ejemplo, algunas máquinas **CISC** tiene instrucciones para tratar con tipos byte, cadena; tales instrucciones no se encuentran en una máquina **RISC**).**


TABLA COMPARATIVA

	RISC	CISC
1	Instrucciones sencillas en un ciclo	Instrucciones complejas en varios ciclos
2	Sólo LOAD/STORE hacen referencia a memoria	Cualquier instrucción puede referencia memoria
3	Procesamiento serie de varias etapas	Poco procesamiento en serie
4	Instrucciones ejecutadas por hardware	Instrucciones interpretadas por el microprograma
5	Instrucciones de formato fijo	Instrucciones de formato variable
6	Pocas instrucciones y modo	Muchas instrucciones y modo
7	La complejidad está en el compilador	La complejidad está en el microprograma
8	Varios conjuntos de registros	Un sólo conjunto de registros

RISC



CISC



Ejemplos de Arquitectura CISC:

- Intel 8086, 8088, 80286, 80386, 80486.
- Motorola 68000, 68010, 68020, 68030, 6840.

Ejemplos de Arquitectura RISC:

- POWERPC
- DEC ALPHA
- MIPS
- ARM
- APPLE

FIN